Disclaimer tecnico

CAN Topology Lab è uno strumento rapido di pre-layout e what-if. Non sostituisce la simulazione SPICE, le misure su prototipo né le prove di conformità (ISO 11898-2, SAE J2284, CiA 601 e prescrizioni del costruttore).

Limiti principali del modello

• Solo modo differenziale, con modo comune fisso: nessuna emissione/immunità EMC, asimmetrie CANH/CANL o ground shift.
• Impedenza uniforme per tratto e nessuna diafonia tra cavi.
• Formule chiuse per le piste PCB (precisione tipica ±5–10%); per valori di firma usa un field solver.
• Connettori come tratti di linea equivalenti; celle blackbox a parametri concentrati.
• Potenze basate sulle correnti di alimentazione da datasheet (valori massimi).
• Un solo trasmettitore alla volta: l'arbitrazione con due TX non è simulata.
• Verifica dei bit al punto di campionamento nominale (spostato del ritardo di propagazione): tolleranza degli oscillatori, asimmetrie temporali del transceiver, ritardi MCU–transceiver, segmenti del bit timing CAN e compensazione del ritardo del trasmettitore (TDC) non sono modellati. Tieni un margine di tempo attorno al punto di campionamento.
• La forma d'onda è la tensione differenziale CANH − CANL; l'uscita del ricevitore (RXD) non è modellata.

Verifica sempre i parametri con i datasheet dei componenti usati.